PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-099281

(43)Date of publication of application: 07.04.2000

(51)Int.CI.

G06F 3/06

(21)Application number: 10-264286

(71)Applicant:

HITACHI LTD

(22)Date of filing:

18.09.1998

(72)Inventor:

FUJIMOTO KAZUHISA


TANAKA ATSUSHI **FUJIBAYASHI AKIRA** KANAI HIROKI MINOWA NOBUYUKI

(54) DISK ARRAY CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To improve throughput by making the style of a connection between plural channel interface and disk interface parts and a cache memory part different from the style of a connection with a shared

SOLUTION: A channel interface part 11, a disk interface part 12 and a cache memory part 14 are connected through a selector part 13. Besides, the channel interface part 11, disk interface part 12 and shared memory part 15 are directly connected without interposing the selector part 13. Thus the number of access paths to be directly connected to the cache memory part is reduced, throughput is improved, processing overhead at the selector part is eliminated and time for access to the shared memory part can be shortened.



LEGAL STATUS

[Date of request for examination]

25.03.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-99281 (P2000-99281A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.⁷
G 0 6 F 3/06

識別記号 305

540

FI G06F 3/06 テーマコート*(参考) 305C 5B065

540

審査請求 未請求 請求項の数12 OL (全 19 頁)

(21)出願番号

特願平10-264286

(22)出願日

平成10年9月18日(1998.9.18)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 藤本 和久

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 田中 淳

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100068504

弁理士 小川 勝男

最終頁に続く

(54)【発明の名称】 ディスクアレイ制御装置


(57)【要約】

【課題】 キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。

【解決手段】 上記課題は、複数のチャネル I F部と、複数のディスク I F部と、キャッシュメモリ部と、共有メモリ部とを有し、前記複数のチャネル I F部及び前記複数のディスク I F部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネル I F部及び前記複数のディスク I F部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。

【効果】 キャッシュメモリ及び共有メモリへのアクセスパスを増やしスループットを高くする一方、共有メモリへのアクセス時間を短くすることができる。

図1



【特許請求の範囲】

【請求項1】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスク共置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対りード/ライトされるデータを一時的に格納するまで対し、メモリ部と、チャネルインターフェース部と前記キャッシュメモリ部とを有し、各チャネルインターフェースと前記キャッシュとでは、前記がストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、磁気を有している。

前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置。

【請求項2】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項3】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれは1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項4】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有パスに接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項5】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項6】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項7】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記複数のチャネルインターフェース部と前記複数のディスクインターフェース部と前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、前記複数のチャネルインターフェース部と前記をれ、チャネルインターフェース部及びディスクインターフェース部とに接続され、チャネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有する制御装置において

前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記共有メモリ部に接続されるアクセスパスの本数より少ないことを特徴とするディスクアレイ制御装置。

【請求項8】セレクタ部をさらに有し、

各チャネルインターフェース部及び各ディスクインターフェース部と前記セレクタ部とは、それぞれアクセスパスにより1対1に接続され、前記セレクタ部と前記キャッシュメモリ部とは、アクセスパスにより接続され、各チャネルインターフェース部及び各ディスクインターフェース部と前記セレクタ部とを接続するアクセスパスの総数は、前記セレクタ部と前記キャッシュメモリ部とを接続するアクセスパスの総数より多く、

各チャネルインターフェース部及び各ディスクインターフェース部と前記共有メモリ部との間はそれぞれアクセスパスにより1対1に接続されていることを特徴とする請求項7に記載のディスクアレイ制御装置。

[請求項9] ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリ部のアクセスを制御するキャッシュメモリ制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部とを有するディスクアレイ制御装置において、

各キャッシュメモリアクセス制御部と前記キャッシュメ モリ部との間は、セレクタ部を介してアクセスパスによ り接続されており、各共有メモリアクセス制御部と前記 共有メモリ部との間は、それぞれアクセスパスにより直 接接続されていることを特徴とするディスクアレイ制御 装置。

【請求項10】ホストコンピュータとの複数のインター フェース部と、磁気ディスク装置との複数のインターフ エース部と、磁気ディスク装置のデータを一時的に格納 する物理的に独立したキャッシュメモリ部と、制御情報 を格納する物理的に独立した共有メモリ部とを有し、前 記ホストコンピュータとの各インターフェース部及び前 記磁気ディスク装置との各インターフェース部は、それ ぞれマイクロプロセッサと、前記キャッシュメモリ部へ のアクセスを制御するキャッシュメモリ制御部と、前記 共有メモリ部へのアクセスを制御する共有メモリアクセ ス制御部とを有するディスクアレイ制御装置において、 各キャッシュメモリアクセス制御部と前記キャッシュメ モリ部との間は、スイッチを用いた相互結合網によって 接続されており、各共有メモリアクセス制御部と前記共 有メモリ部との間は、それぞれアクセスパスにより直接 接続されていることを特徴とするディスクアレイ制御装 置。

【請求項11】各キャッシュメモリ制御部と前記キャッシュメモリ部との間のアクセスパスの帯域幅を、前記ホストコンピュータと前記ホストコンピュータとのインターフェース部との間の最大の全帯域幅の2倍以上としたことを特徴とする請求項9または請求項10の何れかに記載のディスクアレイ制御装置。

【請求項12】前記共有メモリ部及び前記キャッシュメモリ部を複数有し、該複数の共有メモリ部及び前記複数のキャッシュメモリで二重化されていることを特徴とす。 る請求項1乃至請求項11の何れかに記載のディスクアレイ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データを複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。

[0002]

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサプシステム(以下「サプシステム」という。)のI/O性能は3~4桁程度小さく、従来からこの差を縮めること、すなわちサプシステムのI/O性能を向上させる努力がなされている。サプシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサプシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。【0003】図2は、従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置

2との間のデータ転送を実行する複数のチャネル I F部 11と、磁気ディスク装置20とディスクアレイ制御装 置2間のデータ転送を実行する複数のディスク I F部1 2と、磁気ディスク装置20のデータを一時的に格納す るキャッシュメモリ部14と、ディスクアレイ制御装置 2に関する制御情報 (例えば、チャネル I F部及びディ スク I F部とキャッシュメモリ部 1 4 との間のデータ転 送制御に関する情報)を格納する共有メモリ部15とを 備え、キャッシュメモリ部14および共有メモリ部15 は全てのチャネル I F部11及びディスク I F部12か らアクセス可能な構成となっている。このディスクアレ イでは、チャネル I F部11及びディスク I F部12と 共有メモリ部15との間、及び、チャネル1F部11及 びディスク I F部12とキャッシュメモリ部14との間 は1対1に接続される。以下、このような接続形態をス ター接続と呼ぶ。

【0004】チャネルIF部11は、ホストコンピュータ50と接続するためのインターフェース及びホストコンピュータ50に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF部12は、磁気ディスク装置20と接続するためのインターフェース及び磁気ディスク装置20に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF12部は、RAID機能の実行も行う。

【0005】図3は、他の従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置3間のデータ転送を実行する複数のチャネルIF部11と、磁気ディスク装置20とディスクアレイ制御装置3間のデータ転送を実行する複数のディスクIF部12と、磁気ディスク装置20のデータを一時的に格納するキャッシュメモリ部14と、ディスクアレイ制御であるキャッシュメモリ部14との間のデータ転送制御に関する情報)を格納する共有メモリ部15を備え、各チャネルIF部11及びディスクIF部12とキャッシュメモリ部15間は共有バス130で接続され、各チャネルIF11部及びディスクIF部12とキャッシュメモリ部14間は共有バス131で接続される。以下、このような接続形態を共有バス接続形式と呼ぶ。

[0006]

【発明が解決しようとする課題】ディスクアレイのアーキテクチャーをスケーラブルなものとするには、ディスク制御装置に接続するディスク容量(論理ボリューム数)に応じ、ディスクIF部を増設し、また、必要なホストコンピュータとのチャネル私に応じて、ディスクアレイ制御装置内のチャネルIF部を増設する必要がある。しかし、第3図に示した共有パス接続形式のディスクアレイ制御装置では、一旦実装した共有パスの転送能力をチャネルIF部、ディスクIF部の増設に応じて変

更することはできないので、チャネルIF部、ディスクIF部の増設に柔軟に対応することが困難である。

【0007】また、第3図に示した共有バス接続形式のディスクアレイ制御装置では、ホストコンピュータとディスクアレイ制御装置との間のデータ転送を実行するチャネルIF部に設けられたホストコンピュータに対する入出力を制御するマイクロプロセッサ、及び磁気ディスク装置とディスクアレイ制御装置との間のデータ転送を実行するディスクIF部に設けられた磁気ディスク装置に対する入出力を制御するマイクロプロセッサに高性能なプロセッサを使用した場合に、これらのプロセッサの性能に比べて、共有バスの転送能力がボトルネックになり、プロセッサの高速化に追従することが困難となる。

【0008】さらに、第3図に示した共有バス接続形式では、共有バスに接続された複数のチャネルIF部(または複数のディスクIF部)の何れかのチャネルIF部(またはディスクIF部)に障害が発生した場合に、障害の発生したチャネルIF部(またはディスクIF部)を特定することが困難である。

【0009】一方、第2図に示したスター接続形式のディスクアレイ制御装置では、共有メモリ部またはキャッシュメモリ部に接続したアクセスパス数に比例して内部パス性能が増加させることができるので、チャネルIF部、ディスクIF部の増設、または使用するプロセッサの性能に応じて、内部パス性能を増加させることが可能である。また、チャネルIF部及びディスクIF部とキャッシュメモリ部との間、チャネルIF部及びディスクIF部と共有メモリ部との間がスター接続されているため、障害の発生したチャネルIF部(またはディスクIF部)を特定することも容易である。

【0010】スター接続形式のディスクアレイ制御装置では、搭載されるチャネルIF部またはディスクIF部の数を増やした場合、チャネルIF部及びディスクIF部とキャッシュメモリ部との間、及びチャネルIF部及びディスクIF部と共有メモリとの間のアクセスパスタを増えることになる。また、ホストコンピュータとディスクアレイ制御装置との間の接続にファイバチャネルスクアレイ制御装置との間の接続にファイバチャネルの高速チャネルの採用等により、ディスクアレイ制御装置に要求されるスループットはさらに増大する方向にあり、このスループットの向上の要求を満たすためには、チャネルIF部及びディスクIF部とキャッシュメモリ部との間、及びチャネルIF部及びディスクIF部とキャッシュメモリ部との間、及びチャネルIF部及びディスクIF部と共有メモリとの間のアクセスパス数を増やし、内部パス性能を向上させることが必要となる。

【0011】しかし、キャッシュメモリに格納される1 つのデータのデータ量は、共有メモリに格納される1つ の制御情報のデータ量よりもかなり大きい。一例を挙げ れば、メインフレームに接続されるディスク制御装置で は、キャッシュメモリに格納される1つのデータは数K バイト程度(例えば2Kバイト)であるのに対し、共有

メモリに格納される1つの制御情報は数パイト程度(例 えば4バイト)である。また、オープン系のホストコン ピュータに接続されるディスク制御装置では、キャッシ ュメモリに格納される1つのデータは数十バイト程度 (例えば64バイト)であるのに対し、共有メモリに格 納される1つの制御情報は数バイト程度(例えば4バイ ト) である。したがって、チャネル I F部及びディスク IF部とキャッシュメモリ部との間で転送されるデータ 量は、チャネルIF部及びディスクIF部と共有メモリ 部との間で転送されるデータ量に比べ、かなり多いの で、チャネルIF部及びディスクIF部とキャッシュメ モリ部との間のアクセスバスのデータ幅は、チャネルⅠ F部及びディスクIF部と共有メモリ部との間のアクセ スパスのデータ幅より広くとる必要がある。例えば、前 者のアクセスパスは、16ビット幅のバスで構成され、 後者は、4ピット幅のバスで構成される。そのため、チ ャネルIF部及びディスクIF部とキャッシュメモリ部 との間のアクセスパスの本数を増やすと、それらのアク セスパスを接続するキャッシュメモリ部のLSIのピン 数が不足するという問題が生じる。また、ディスクアレ イ制御装置のホストコンピュータへの応答時間を短くす るためには、共有メモリ部に格納された制御情報へのア クセス時間をできるだけ短くすることも必要である。

【0012】そこで、本発明の目的は、キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットの高く、ディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

【0013】より具体的には、本発明の目的は、チャネルIF部及びディスクIF部とキャッシュメモリ部との間のアクセスパスはスループットが高く、チャネルIF部及びディスクIF部と共有メモリとの間のアクセスパスはスループットが高く、かつアクセス時間が短いディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

[0014]

【課題を解決するための手段】上記目的は、ホストコンピュータとのインターフェースを有する複数のチャネーフェースを有する複数のディスク装置とのインターフェースを有する複数のディスクインターフェースを有する複数のディスクインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、チースを前記キャッシュメモリ部とを有し、各チャスのでディスクインターフェースと前記キャッシュメモリ部との間のディスクを受けるディスクを設定を実行し、各ディスクインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクをいまります。

アレイ制御装置において、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。

【0015】好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続する。

【0016】また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続する。

【0017】また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続し、前記複数のチャネルインターフェース部と前記共有メモリ部との間はそれぞれ直接接続する。

【0018】その他、本願が開示する課題、及びその解 快方法は、発明の実施形態の欄及び図面により明らかに される。

[0019]

【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。

【0020】 [実施例1] 図1に、本発明の一実施例を示す。

【0021】ディスクアレイ制御装置1は、ホストコンピュータ50との2つのインターフェース部(チャネルIF部)11と、磁気ディスク装置20との2つのインターフェース部(ディスクIF部)12と、2つのセレクタ部13と、2つのキャッシュメモリ部14と、2つの共有メモリ部15と、アクセスパス0:135と、アクセスパス1:136と、アクセスパス2:137とを有する。

【0022】チャネルIF部11は、ホストコンピュータ50との2つのIF(ホストIF)102と、ホストコンピュータ50に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14へのアクセスを制御するアクセス制御部(CMアクセス制御部)104と、共有メモリ部15へのアクセスを制御するアクセス制御部)105とを有

し、ホストコンピュータ50とキャッジュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びホストIF102は内部バス106によって接続され、CMアクセス制御部104は2つのホストIF102に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。

【0023】ディスクIF部12は、磁気ディスク装置20との2つのIF(ドライブIF)103と、磁気ディスク装置20に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14への1つのアクセス制御部(CMアクセス制御部)104と、共有メモリ部15への1つのアクセス制御部(SMアクセス制御部)105を有し、磁気ディスク装置20とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びドライブIF103は内部バス106によって接続され、CMアクセス制御部104は2つのドライブIF103に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。ディスクIF部はRAID機能の実行も行う。

【0024】キャッシュメモリ部14は、キャッシュメモリ(CM) コントローラ107とメモリモジュール109を有し、磁気ディスク装置20へ記録するデータを一時的に格納する。

【0025】共有メモリ部15は、共有メモリ(SM)コントローラ108とメモリモジュール109とを有し、ディスクアレイ制御装置1の制御情報(例えば、チャネルIF部及びディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報)等を格納する。

【0026】CMアクセス制御部104には2本のアクセスパス0:135を接続し、それらを2つの異なるセレクタ部13にそれぞれ接続する。セレクタ部13には2本のアクセスパス1:136を接続し、それらを2つの異なるCMコントローラ107にそれぞれ接続する。したがってCMコントローラ107には、2つのセレクタ部から1本ずつ、計2本のアクセスパス1:136が接続される。こうすることにより、1つのCMアクセス制御部104から1つのCMコントローラ107へのアクセスルートが2つとなる。これにより、1つのアクセスパスまたはセレクタ部13に障害が発生した場合でも、もう1つのアクセスルートによりキャッシュメモリ部14へアクセスすることが可能となるため、耐障害性を向上させることができる。

【0027】SMアクセス制御部105には2本のアクセスパス2:137を接続し、そのアクセスパス2:137を接続し、そのアクセスパス2:137を2つの異なるSMコントローラにそれぞれ接続す

【0028】セレクタ部13には、2つのチャネル 1 F 部11と、2つのディスク 1 F 部12 からそれぞれ 1 本 ずつ、計4 本のアクセスパス0:135 が接続される。また、セレクタ部13には、2つのキャッシュメモリ部 14へのアクセスパス1:136 が1 本ずつ、計2 本接 続される。

【0029】アクセスパス0:135とアクセスパス1:136の間に上記のようなパス数の関係があるため、セレクタ部13ではチャネル I F部11 及びディスク I F部12 からの4本のアクセスパス0:135 からの要求の内、キャッシュメモリ部14へのアクセスパス1:136 の数に相当する2 個だけを選択して実行する機能を持つ。

【0030】本実施例の大きな特徴は、チャネルIF部 11及びディスク I F部 12とキャッシュメモリ部 14 との間の接続形式と、チャネルIF部11及びディスク IF部12と共有メモリ部15との間の接続形式とが異 なる点にある。このような構成にした理由を図1及び図 2を用いて説明する。図2に示したスター接続形式のデ ィスクアレイ制御装置2では、ディスクアレイ制御装置 2に搭載されるチャネル I F部 1 1 またはディスク I F 部12の数を増やした場合、チャネル I F部11及びデ ィスクIF部12とキャッシュメモリ部14との間、及 びチャネル I F部11及びディスク I F部12と共有メ モリ部15との間のアクセスパス数も増えることにな る。また、スター接続形式のディスクアレイ制御装置2 において、スループットを向上させるためには、チャネ ルIF部11及びディスクIF部12とキャッシュメモ リ部14との間、及びチャネル IF部11及びディスク IF部12と共有メモリ部15との間のアクセスパス数 を増やし、内部パス性能を向上させることが有効であ

【0031】しかし、キャッシュメモリ部14に格納される1つのデータのデータ量は、共有メモリ部15に格納される1つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリ部14に格納される1つのデータは数Kパイト程度(例えば2Kパイト)であるのに対し、共有メモリ部15に格納される1つの制御情報は数パイト程度(例えば4パイト)である。ま

た、オープン系のホストコンピュータに接続されるディ スク制御装置では、キャッシュメモリ部14に格納され る1つのデータは数十パイト程度(例えば64バイト) であるのに対し、共有メモリ部15に格納される1つの 制御情報は数バイト程度(例えば4バイト)である。し たがって、チャネルIF部11及びディスクIF部12 とキャッシュメモリ部14との間で転送されるデータ量 は、チャネル I F部 1 1 及びディスク I F部 1 2 と共有 メモリ部15との間で転送されるデータ量に比べかなり 多いので、チャネル I F部 1 1 及びディスク I F部 1 2 とキャッシュメモリ部14との間のアクセスバスのデー 夕幅は、チャネル I F部11及びディスク I F部12と 共有メモリ部15との間のアクセスパスのデータ幅より 広くとる必要がある。例えば、前者のアクセスパスは1 6ピット幅のバスで構成され、後者は、8ピット幅のバ スで構成される。そのため、チャネル I F部 1 1 及びデ ィスクIF部12とキャッシュメモリ部14との間のア クセスパス本数を増やすと、キャッシュメモリ部14内 のキャッシュメモリコントローラ(図2ではキャッシュ メモリコントローラを図示していない)のLSIのピン 数不足、またはキャッシュメモリ部14を実装するパッ ケージにおいてコネクタのピン数不足という問題が生じ る。そこで、本実施例では、図1に示すように、チャネ ル I F部 1 1 及びディスク I F部 1 2 とキャッシュメモ リ部14との間をセレクタ部13を介して接続すること により、キャッシュメモリ部14に直接接続されるアク セスパス数を削減している。

【0032】一方、上述したように、共有メモリ部13 へ格納する1つの制御情報のデータ長はキャッシュメモリ部14に格納する1つのデータのデータ長に比べかなり小さいので、チャネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパスのデータ幅は、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のアクセスパスのデータ幅の半分以下とすることが可能である。したがって、共有メモリ部15へのアクセスパス数を増やしても共有メモリ部内の共有メモリメモリコントローラ(図2では共有メモリコントローラを図示していない)のLSIのピン数不足等の問題が生じることは少ない。

【0033】また、ディスクアレイ制御装置1のホストコンピュータ50への応答時間を短くするためには、共有メモリ部15に格納される制御情報へのアクセス時間をできるだけ短くする必要もある。しかし、図1に示したCMアクセス制御部104とCMコントローラ107間のように、SMアクセス制御部105とSMコントローラ108との間をセレクタ部を介して接続すると、セレクタ部での処理のオーバーヘッドにより、共有メモリ部15に格納される制御情報へのアクセス時間を短くすることができない。

【0034】そこで、本実施例では、チャネル [F部]

1及びディスクIF部12と共有メモリ部15との間をセレクタ部を介さず直接接続することにより、チャネルIF部11及びディスクIF部12と共有メモリ部15間に複数のアクセスパスを設け、スループットを向上させる一方、セレクタ部での処理オーバーヘッドをなくし、チャネルIF部11、及びディスクIF部12から共有メモリ部15へのアクセス時間を短縮にしている。【0035】なお、本実施例では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。

【0036】図4は、CMアクセス制御部104内の構 成を示している。CMアクセス制御部104は、セレク 夕302と、アドレス、コマンド、データを一時格納す るパケットバッファ303と、セレクタ部13に繋がる アクセスパス0:135とのパスIF301と、データ のエラーチェック部300と、データ転送制御部310 を有する。セレクタ302の2つのポートはデータ線2 10でホストIF102あるいはドライブIF103に 接続される。また、セレクタ302の他の2つのポート はパスIF301に接続される。パスIF301はアク セスパス0:135でセレクタ部13に接続される。デ ータ転送制御部310は、制御線1:211でホストI F102あるいはドライブIF103に接続され、制御 線2:212でセレクタ部13内のデータ転送制御部3 15に接続される。また、データ転送制御部310は、 アーピタ308によりホストIF102あるいはドライ ブIF103からのアクセス要求のアーピトレーション を行い、セレクタ302の切り替えを行う。

【0037】図6は、セレクタ部13内の構成を示して いる。セレクタ部13は、チャネルIF部11及びディ スク I F部 1 2 に繋がるアクセスパス 0 : 1 3 5 との 4 つのパスIF301と、CMコントローラ107に繋が るアクセスパス1:136との2つのパスIF301 と、両者間を互いに接続するセレクタ306と、パケッ トバッファ303と、データのエラーチェック部300 と、CMアクセス制御部104から送出されたアドレス 及びコマンドを解析するアドレス・コマンド(adr、 cmd)解析部305と、データ転送制御部315を有 する。データ転送制御部315は、制御線2:212で CMアクセス制御部104内のデータ転送制御部310 に接続され、制御線3:213でCMコントローラ10 7内のデータ転送制御部315に接続される。また、デ ータ転送制御部315は、アーピタ308により、ad r、cmd解析部305で解析した4本のアクセスパス 0:135からのアクセス要求のアーピトレーションを 行い、セレクタ306の切り替えを行う。パケットパッ ファ303は、アクセスパス0:135側のパスとアク セスパス1:136側のパスでデータ転送速度に差があ る場合、速度差を吸収するために、転送するデータの一 部または全部をバッファリングする。

【0038】adr、cmd解析部305は、アドレス及びコマンドを格納するパッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、CMアクセス制御部104に接続される4本のアクセスパス0:135それぞれに1つずつ割り当てられたパッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするCMコントローラ107とアクセスの種類を割り出し、データ転送制御部315内のアービタ308へ送出する。

【0039】図7は、キャッシュメモリ部14内の構成 を示している。キャッシュメモリ部14は、CMコント ローラ107とメモリモジュール109を有する。CM コントローラ107は、セレクタ部13に繋がるアクセ スパス1:136との2つのパスIF301と、セレク タ304と、データを一時格納するパケットバッファ3 03と、データのエラーチェック部300と、メモリモ ジュール109へのアクセスを制御するメモリ制御部3 07と、CMアクセス制御部104から送出されたアド レス及びコマンドを解析するadr、cmd解析部30 5と、データ転送制御部315を有する。データ転送制 御部315は、制御線3:213でセレクタ部13内の データ転送制御部315に接続される。また、データ転 送制御部315は、アービタ308により、adr、c md解析部305で解析した2本のアクセスパス1:1 36からのアクセス要求のアービトレーションを行い、 セレクタ304の切り替えを行う。

【0040】adr、cmd解析部305は、パッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、CMコントローラ107に接続される2本のアクセスパス1:136それぞれに1つずつ割り当てられたパッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、2本のアクセスパス1:136からのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0041】次に、キャッシュメモリ部14へのアクセス時の手順について述べる。キャッシュメモリ部14へアクセスする場合、マイクロプロセッサ101は、ホストIF102あるいはドライブIF103へ、キャッシュメモリ部14へのアクセス開始を指示する。

【0042】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線210を通してアドレス、コマンド、デ

ータ (データの書き込み時のみ)を送出する。

【0043】CMアクセス制御部104は、データ線210を通して送られてきたアドレス、コマンド、データ(データの書き込み時のみ)をパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0044】図9は、キャッシュメモリ部14へデータを書き込む場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセレクタ部13内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ501)。続いて、アドレス及びコマンドを送出する(ステップ502)。

【0045】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う(ステップ503)。アーピトレーシ ョンの結果、アクセスパス1:136への接続権を得た ら、データ転送制御部315はセレクタ306を切り替 える(ステップ504)とともに、制御線2:212に より、CMアクセス制御部104内のデータ転送制御部 310へ、アクセスパス1:136への接続権が得られ たことを示す信号(ACK)を返す(ステップ50 5)。次にデータ転送制御部315は、制御線3:21 3によってCMコントローラ107内のデータ転送制御 部315ヘアクセス開始を示す信号(REQ)を出す (ステップ506)。続いて、アドレス及びコマンドを 送出する(ステップ507)。

【0046】 CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セレクタ302、パス IF301を介してアクセスパス0:135へ送出する。セレクタ部13は、アクセスパス0:135を通して送られてきたデータを、パスIF301及びセレクタ306を介してアクセスパス1:136へ送出する(ステップ509)。

【0047】CMコントローラ107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ508)、セレクタ304を切り替える。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール10

9へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ510)。次に、パケットバッファ303からデータを読み出し、セレクタ304を介してメモリモジュール109へ書き込む(ステップ511)。【0048】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス

(STATUS)を生成する(ステップ512)。次に、ステータスをセレクタ部13を介してCMアクセス制御部104へ送出する(ステップ513)。セレクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラ107へのREQ信号をオフする(ステップ514)。CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、セレクタ部13へのREQ信号をオフする(ステップ515)。セレクタ部13内のデータ転送制御部315はCMアクセス制御部104へのACK信号をオフする(ステップ516)。

【0049】CMアクセス制御部104内のデータ転送・制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0050】キャッシュメモリ部14からデータを読み出す場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れは、ステップ501から508までとステップ512以降は、データの書き込みの場合と同じである。

【0051】 ここでCMアクセス制御部104は、ステップ505でACK信号を受けると、データの受信待ち 状態に入る。

【0052】ステップ508でメモリアクセス権を得ると、CMコントローラ107はメモリモジュール109からデータを読み出し、セレクタ304、パス IF301を介してアクセスパス1:136にデータを送出する。

【0053】セレクタ部13は、アクセスパス1:136を通してデータを受信すると、パスIF301及びセレクタ306を介してアクセスパス0:135にデータを送出する。

【0054】CMアクセス制御部104は、アクセスパス0:135を通してデータを受信すると、セレクタ302、データ線210を介してホストIF102あるいはドライブIF103へデータを送出する。

【0055】図5は、SMアクセス制御部105内の構成を示している。SMアクセス制御部104は、セレクタ302と、アドレス、コマンド、データを一時格納するパケットバッファ303と、SMコントローラ108

に繋がるアクセスパス2:137とのパスIF301と、データのエラーチェック部300と、データ転送制御部310を有する。セレクタ302の2つのポートはデータ線220でマイクロプロセッサ101に接続される。また、セレクタ302の他の2つのポートはパスIF301に接続される。パスIF301はアクセスパス2:137でSMコントローラ108に接続される。データ転送制御部310は、制御線5:221でマイクロプロセッサ101に接続され、制御線6:222でSMコントローラ108内のデータ転送制御部315に接続される。また、データ転送制御部310は、アービタ308によりマイクロプロセッサ101からのアクセス要求のアービトレーションを行い、セレクタ302の切り替えを行う。

【0056】図8は、共有メモリ部15内の構成を示し ている。共有メモリ部15は、SMコントローラ108 とメモリモジュール109を有する。SMコントローラ 108は、SMアクセス制御部105に繋がるアクセス パス2:137との4つのパスIF301と、セレクタ 309と、データを一時格納するパケットバッファ30 3と、データのエラーチェック部300と、メモリモジ ュール109へのアクセスを制御するメモリ制御部30 7と、SMアクセス制御部105から送出されたアドレ ス及びコマンドを解析するadr、cmd解析部305 と、データ転送制御部315を有する。データ転送制御 部315は、制御線6:222でSMアクセス制御部1 05内のデータ転送制御部310に接続される。また、 データ転送制御部315は、アービタ308により、a dr、cmd解析部305で解析した4本のアクセスパ ス2:137からのアクセス要求のアーピトレーション を行い、セレクタ309の切り替えを行う。

【0057】 adr、cmd解析部305は、バッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、SMコントローラ108に接続される4本のアクセスパス2:137それぞれに1つずつ割り当てられたバッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、4本のアクセスパス2:137からのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0058】次に、共有メモリ部15へのアクセス時の手順について述べる。共有メモリ部15へアクセスする場合、マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線220を通してアドレス、コマンド、データ(データの書き込み時のみ)を送出する。

【0059】 SMアクセス制御部105は、データ線2

20を通して送られてきたアドレス、コマンド、データ (データの書き込み時のみ)をパケットバッファ303 に格納する。データ転送制御部310はアーピトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0060】図10は、共有メモリ部15へデータを書き込む場合の、SMアクセス制御部105からSMコントローラ108へのアクセスの流れを示している。SMアクセス制御部105内のデータ転送制御部310は、アービトレーションによってアクセスパス2:137の使用権が決定されると、制御線6:222によってSMコントローラ108へアクセス開始を示す信号(REQ)を出す(ステップ601)。続いて、アドレス、コマンド、及びデータを連続して送出する(ステップ602)。

【0061】SMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、及びデータを受信する。アドレスとコマンドは、adr、cmd解析部305で解析し、アクセス要求に基づいてアービトレーションを行い(ステップ603)、セレクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御307へ送出し、メモリアクセスのための前処理を行う(ステップ604)。次に、パケットバッファ303からデータを読み出し、セレクタ309を介してメモリモジュール109へ書き込む(ステップ605)。

【0062】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ606)。次に、ステータスをSMアクセス制御部105へ送出する(ステップ607)。SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、SMコントローラ108へのREQ信号をオフする(ステップ608)。

【0063】SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0064】共有メモリ部15からデータを読み出す場合のSMアクセス制御部105からSMコントローラ108へのアクセスの流れは、ステップ601から604までとステップ606以降は、データの書き込みの場合と同じである。

【0065】ステップ604でメモリアクセスの前処理を行った後、SMコントローラ108はメモリモジュール109からデータを読み出し、セレクタ309、パス

IF301を介してアクセスパス2:137にデータを · 送出する。

【0066】SMアクセス制御部105は、アクセスパス2:137を通してデータを受信すると、セレクタ302、データ線220を介してマイクロプロセッサ101へデータを送出する。

【0067】本実施例のディスクアレイ制御装置1では、ホストコンピュータ50とのチャネルを2つ有するチャネルIF部12を複数搭載しており、それらのチャネルをそれぞれ異なるホストコンピュータに接続することが可能である。そうした場合、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理する必要がある。

【0068】ところでディスクアレイ制御装置1では、ホストコンピュータ50へデータを読み出す場合、磁気ディスク装置20に格納されたデータをディスクIF部12を介してキャッシュメモリ部14へ書き込み、そのデータをキャッシュメモリ部14から読み出して、チンパータを書き込む場合は、ホストコンピュータ50からディスクアレイコータ50からチャネルIF部12へ送られてきたデータを書き込む場合は、ボストコンピータをキャッシュメモリ部14へ書き込み、そのデータをキャッシュメモリ部14から読み出して、ディスクIF部12を介して磁気ディスク装置20に書き込む。さらに書き込む、ディスクIF部12とキャッシュメモリ部14間でさらに2~3回のアクセスが行われる。

【0069】したがって、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理するためには、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットをホストコンピュータ50とチャネルIF部11間の最大のスループットの2倍以上にしなければならない。

【0070】本実施例では、CMアクセス制御部104とCMコントローラ107間のアクセスパスの帯域幅、及びCMコントローラ107とメモリモジュール109間の全帯域幅を、チャネルIF部11とホストコンピュータ50間の最大の帯域幅の2倍以上に設定する。これにより、全チャネルIF部11を並列に動作させることが可能となる。

【0071】本実施例によれば、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットを高くすること、チャネルIF部11及びディスクIF部12と共有メモリ部15間のスループットを高く、且つアクセス時間を短くすることの両方が可能となる。これによって、スループットが高く、且つ応答時間の短いディスクアレイ制御装置を提供できる。

【0072】ここで、図15に示すように、チャネルI F部11及びディスクIF部12とキャッシュメモリ部 14間をスイッチ (SW) 16を用いた相互結合網14 0で接続する。この場合にも、図1に示したセレクタ部 13を介して接続した構成と同様に、キャッシュメモリ 部14へ複数のアクセスパスを設けることができるた め、スループットを高めることが可能となる。

【0073】また図16に示すように、 1つのСМア クセス制御部104へ接続されるアクセスパス0:13 5の本数を図1の構成の倍の4本に増やしたディスクア レイ制御装置1においても、本実施例を実施する上で問 題はない。ホストIF及びドライブIFとして、今後は ファイバーチャネル等のスループットが100MB/s 以上の高速IFが使用されることが多くなると考えられ る。チャネル I F部11及びディスク I F部12でのス ループットのパランスを考えると、1つのCMアクセス 制御部104に繋がる全アクセスパス0:135のスル ープットは、チャネルIF部11内の全ホストIF10 2、またはディスク I F部 1 2 内の全ドライプ I F 1 0 3のスループットと同等以上にする必要がある。上記の ようにファイバチャネル等の高速IFを使用する場合 は、図16に示すように、1つのCMアクセス制御部1 04に繋がるアクセスパス0:135の本数を増やすこ とで、アクセスパス0:135のスループットをホスト IF102あるいはドライブIF103のスループット 以上にすることができる。

【0074】なお、図15及び図16のディスクアレイ制御装置では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。【0075】[実施例2]図1において、2つのキャッシュメモリ部14間で、メモリ領域の全部または、一部を二重化し、キャッシュメモリ部14へのデータの書き込み時に二重化した2つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。

【0076】二重化した2つのキャッシュメモリ部14 ヘデータを書き込む場合の手順は以下のようになる。

【0077】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線210を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0078】 CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0079】図11は、二重化した2つのキャッシュメ

モリ部 1 4 ヘデータを書き込む場合の、CMアクセス制御部 1 0 4 から 2 つのCMコントローラ a、 b: 1 0 7 へのアクセスの流れを示している。CMアクセス制御部 1 0 4 内のデータ転送制御部 3 1 0 は、アービトレーションによってアクセスパス 0: 1 3 5 の使用権が決定されると、制御線 2: 2 1 2によってセレクタ部 1 3 内のデータ転送制御部 3 1 5 ヘアクセス開始を示す信号(REQ)を出す(ステップ 7 0 1)。続いて、アドレス及びコマンドを 2 つ連続して送出する(ステップ 7 0 2)

【0080】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う(ステップ703)。アービトレーシ ョンの結果、CMコントローラa、b:107への2本 のアクセスパス1:136への接続権の両方を得たら、 データ転送制御部315はセレクタ306を切り替える (ステップ704) とともに、制御線2:212によ り、CMアクセス制御部104内のデータ転送制御部3 10へ、CMコントローラa、b:107への接続権が 得られたことを示す信号(ACK)を返す(ステップ7 05)。次にデータ転送制御部315は、制御線3:2 13によって2つのCMコントローラ107内のデータ 転送制御部315ヘアクセス開始を示す信号(REQ) を出す(ステップ706a、706b)。続いて、CM コントローラa、b:107ヘアドレス及びコマンドを 1つずつ送出する(ステップ707a、707b)。

【0081】 CMアクセス制御部 104 はACK信号を受けると、パケットバッファ 303 からデータを読み出し、セレクタ 302、パス 1F301 を介してアクセスパス 0:135 へ送出する(ステップ 709)。セレクタ部 13 は、アクセスパス 0:135 を通して送られてきた 1 つのデータを、パス 1F301 及びセレクタ 306 を介して 2 つのアクセスパス 1:136 の両方へ送出する(ステップ 709 a、 709 b)。

【0082】CMコントローラa、b:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ708a、708b)、セレクタ304を切り替える。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ710a、710b)。次に、パケットバッファ303からデータを読み

出し、セレクタ304を介してメモリモジュール109 へ書き込む(ステップ711a、711b)。

【0083】メモリモジュール109へのアクセスが終 了すると、メモリアクセスの後処理を行い、データ転送 制御部315においてアクセス状況を示すステータス (STATUS) を生成する (ステップ712a、71 2 b)。次に、ステータスをセレクタ部13を介してC Mアクセス制御部104へ送出する(ステップ713 a、713b)。セレクタ部13内のデータ転送制御部 315はステータスを受け取ると、CMコントローラ a、b:107へのREQ信号をそれぞれオフする(ス テップ714a、714b)。また、セレクタ部13は CMコントローラa、b:107の両方からステータス を受け取ったら、それらを続けてCMアクセス制御部へ 送出する(ステップ713)。СМアクセス制御部10 4内のデータ転送制御部310は2つのステータスを受 け取ると、セレクタ部13へのREQ信号をオフする (ステップ715)。セレクタ部13内のデータ転送制 御部315はCMアクセス制御部104からのREQ信 号のオフを確認すると、CMアクセス制御部104への ACK信号をオフする(ステップ716)。

【0084】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0085】上記のように二重化したキャッシュメモリ部14にデータを二重に書き込む場合、二重に書き込む 場合、二重に書き込む 場合、二重に書き込む ボータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐ必要がある。本 実施例では、共有メモリ部15にキャッシュメモリ部14にアクセスする前に必ず、共有メモリ部15に格納したアクセスする前に必ず、共有メモリ部15に格納したディレクトリにアクセス中を示すビットを立てる。これに まっしか発行されないため、二 は同時に1つのアクセス要求しか発行されないため、二 は同時に1つのアクセス要求しか発行されないため、二 は同時に1つのアクセス要求しか発行されないため、二 は同時に1つのアクセスアクの書き込み処理を行っの書き込み要求によって書き換えられるのを防ぐことができる。

【0086】 [実施例3] ディスクアレイ制御装置1では、キャッシュメモリ部14を複数設けた場合、あるキャッシュメモリ部14から別のキャッシュメモリ部14へデータをコピーする機能が要求される。この機能は、以下に述べる手順で実現できる。

【0087】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとと

もに、データ線210を通して2つのアドレス、コマンドを送出する。2つのうちの1つのアドレス及びコマンドは、コピー元のアドレスとリードコマンドで、もう1つのアドレス及びコマンドはコピー先のアドレスとライトコマンドである。ここでは、CMコントローラa:107をコピー元、CMコントローラbをコピー先として説明する。

【0088】 CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0089】図12は、2つのキャッシュメモリ部間でデータをコピーする場合の、CMアクセス制御部104からCMコントローラa、b:107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセレクタ部13内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ801)。続いて、アドレス及びコマンドを2つ連続して送出する(ステップ802)。

【0090】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う(ステップ803)。アービトレーシ ョンの結果、CMコントローラa、b:107への2つ のアクセスパス1:136への接続権の両方を得たら、 データ転送制御部315はセレクタ306を切り替える (ステップ804) とともに、制御線2:212によ り、CMアクセス制御部104内のデータ転送制御部3 10へ、CMコントローラa、b:107両方への接続 権が得られたことを示す信号(ACK)を返す(ステッ プ805)。次にデータ転送制御部315は、制御線 3:213によってCMコントローラa、b:107内 のデータ転送制御部315ヘアクセス開始を示す信号 (REQ) を出す (ステップ806a、806b)。続 いて、CMコントローラa、b:107へそれぞれのア ドレス及びコマンドを送出する(ステップ807a、8 07b).

【0091】 CMアクセス制御部104はACK信号を受けると、アクセスの終了を知らせるステータスの受信待ち状態に入る。

【0092】コピー元のCMコントローラa:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要

求に基づいてアービトレーションを行い(ステップ808)、セレクタ304を切り替える。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ809)。次に、メモリモジュール109からデータを読み出し(ステップ810)、セレクタ304を介してアクセスパス1:136へ送出する(ステップ811a)。

【0093】セレクタ部13は、アクセスパス1:136を通してCMコントローラa:107から送られてきたデータをCMコントローラbに繋がるアクセスパス1:136へ送出する。(ステップ811b)。

【0094】CMコントローラb:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析する。その後、データを受信し始めるのを待って、メモリアクセスのアービトレーションに参加する(ステップ812)。アクセスパス1:136を通して送られてくるデータはパケットバッフ:303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ813)。次に、パケットバッファ303からデータを読み出し、セレクタ304を介してメモリモジュール109へ書き込む(ステップ814)。

【0095】CMコントローラa、b:107は、それぞれCMメモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ815、818)。次に、ステータスをセレクタ部13へ送出する(ステップ816、819)。

【0096】セレクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラa、b:107へのREQ信号をそれぞれオフする(ステップ817、821)。また、セレクタ部13は2つのCMコントローラa、b:107の両方からステータスを受け取ったら、それらを続けてCMアクセス制御部104内のデータ転送制御部310は2つのステータスを受け取ると、セレクタ部13へのREQ信号をオフする(ステップ822)。セレクタ部13内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする(ステップ823)。

【0097】CMアクセス制御部104内のデータ転送 制御部310はステータスを受け取ると、制御線1:2 1.1により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0098】ディスクアレイ制御装置1ではまた、1つのキャッシュメモリ部14内のあるアドレスから別のアドレスへデータをコピーする機能も要求される。

【0099】 この機能は、図9で示したデータの書き込み時の手順において、ステップ5110メモリモジュール109へのライトアクセスの代わりに、メモリモジュール109からデータを読み出してCMコントローラ107内のパケットバッファ303に格納し、続けてそのデータをメモリモジュール109へ書き込むという処理を行うことによってで実現できる。

【0100】 [実施例4] 図1において、2つの共有メモリ部15間で、メモリ領域の全部または、一部を二重化し、共有メモリ部15へのデータの書き込み時に二重化した2つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。

【0101】二重化した2つの共有メモリ部15ヘデータを書き込む場合の手順は、以下のようになる。

【0102】マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310ヘアクセス開始を示す信号を送出する。それとともに、データ線220を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0103】SMアクセス制御部105は、データ線220を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0104】図13は、二重化した2つの共有メモリ部 15ヘデータを書き込む場合の、SMアクセス制御部1 05から2つのSMコントローラ108へのアクセスの流れを示している。2つの共有メモリ部を二重化する場合、一方をマスタ、もう一方をスレーブに設定する。SMアクセス制御部105内のデータ転送制御部310は、アーピトレーションによって、まずマスタ側のSMコントローラ108へのアクセスパス2:137の使用権を決定し、制御線6:222によってマスタ側のSMコントローラ108内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ901)。続いて、アドレス、コマンド、及びデータを連続して送出する(ステップ902)。

【0105】マスタ側のSMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、及びデータを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ

903)、セレクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ904)。次に、パケットバッファ303からデータを読み出し、セレクタ309を介してメモリモジュール109へ書き込む(ステップ905)。

【0106】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ906)。次に、ステータスをSMアクセス制御部105へ送出する(ステップ907)。

【0107】SMアクセス制御部105はステータスを受け取ったら、マスタ側のSMコントローラ108へのアクセスパス2:137の使用権を開放せずに、アービトレーションによって、スレーブ側のSMコントローラ108へのアクセスパス2:137の使用権を決定する。その後のスレーブ側のSMコントローラ108へのアクセス手順(ステップ908~914)は、マスタ側のSMコントローラ108へのアクセス手順(ステップ901~907)と同様である。

【0108】SMアクセス制御部105内のデータ転送制御部310はスレーブ側のSMコントローラ108からステータスを受け取ると、マスタ側とスレーブ側両方のSMコントローラ108へのREQ信号をオフする(ステップ715a、715b)。

【0109】二重化した共有メモリ部15にデータを二重に書き込む場合、上記のように共有メモリ部15をマスタとスレーブに分け、マスタ側、スレーブ側の順でデータを書き込み、スレーブ側へのデータの書き込みが終わるまで両方のアクセスパス2:137を開放しない。これによりデータを書き込む順番が保証され、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。

【0110】SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0111】 [実施例5] 図14に、実施例1のディスクアレイ制御装置1のチャネルIF部11、ディスクIF部12、セレクタ部13、キャッシュメモリ部14、共有メモリ部15を実装するときの構成を示す。

【0112】チャネルIF部11、ディスクIF部1 2、セレクタ部13、キャッシュメモリ部14、共有メ モリ部15は、それぞれ独立したパッケージ(PK)、 すなわち、チャネルIFPK1、ディスクIFPK2、 セレクタPK3、メモリPK4にそれぞれ実装する。異なるキャッシュメモリ部14は、異なるパッケージ上に実装する。また、異なる共有メモリ部15も、異なるパッケージ上に実装する。1つのキャッシュメモリ部14と1つの共有メモリ部15は同一のパッケージ上に実装しても問題ない。図14では、1つのキャッシュメモリ部14と1つの共有メモリ部15を同一のメモリPK4上に実装した例を示している。

【0113】チャネルIFPK1、ディスクIFPK 2、セレクタPK3、メモリPK4は、プラッタ5上に 実装し、それを筺体に搭載する。

【0114】ここで、各PKをプラッタ5に実装するときには、セレクタPK3を中心付近より外側、好ましくはプラッタの両端に配置することが重要となる。このような配置により、各PK間を結ぶ線をプラッタ5上に配線する際、プラッタ5全体にわたって配線の密度を均一にでき、プラッタ上の配線を容易になる。

【0115】本実施例では、セレクタ部13をセレクタ PK3に実装して、プラッタ5の両端に配置するとし た。しかし、セレクタ部13をパッケージに実装せず、 プラッタの両端に直接実装しても問題ない。

【0116】 [実施例6] 図1に示す実施例1のディス クアレイ制御装置1において、SMアクセス制御部10 5とSMコントローラ108間をアクセスパス2:13 7で接続する代わりに、図7に示すように、2本の共有 パス130を介して接続する。 SMアクセス制御部10 5からは、2本の共有バス130それぞれに1本ずつ接 続パスを設ける。また、SMコントローラ108から も、2本の共有バス130それぞれに1本ずつ接続パス を設ける。SMアクセス制御部105及びSMコントロ ーラ108は、それぞれ2つのアービタを有している。 2つのアービタはそれぞれ2本の共有バスのアービトレ ーション用のアービタである。SMアクセス制御部10 5からSMコントローラ108へのアクセスの際は、複 数のアービタの内の1つがマスタとなり、共有バス13 0の使用権のアービトレーションを行う。そして、使用 権を得たSMアクセス制御部105がSMコントローラ 108にアクセスを行う。また、アービタをSMアクセ ス制御部105及びSMコントローラ108内に設ける 代わりに、独立した回路として共有バス130に直接接 続しても問題ない。

【0117】共有バス接続では、バスのデータ幅を広げることによりデータ転送速度を上げることが可能であり、共有メモリ部15へのアクセス時間を短縮可能である。

【0118】上述したように、図1におけるアクセスパス2:137のデータ幅は、アクセスパス0:135のデータ幅よりも2倍以上小さくすることができるので、図1のようにチャネルIF部11及びディスクIF部12と共有メモリ部15との間をスター接続(1対1接

続)しても、共有メモリ部を実装するLSIのピンネックの問題が生じるケースは少ない。とはいえ、アクセスパス2:137の本数が増え過ぎてアクセスパス2:137を実装できないという問題が生じる可能性もある。そうした場合、本実施例の共有バス接続が有効となる。

【0119】なお、本実施例では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。

[0120]

【発明の効果】本発明によれば、チャネルIF部、ディスクIF部ーキャッシュメモリ間のアクセスパスについてはスループットを高くできる。また、チャネルIF部、ディスクIF部ー共有メモリ間のアクセスパスについてはスループットを高くでき、かつアクセス時間を短くできる。これによって、スループットが高く、かつ応答時間の短いディスクアレイ制御装置を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明によるディスクアレイ制御装置の構成を示す図。

【図2】従来のディスクアレイ制御装置の構成を示す 図

【図3】従来のディスクアレイ制御装置の他の構成を示す図。

【図4】本発明によるディスクアレイ制御装置内のCM アクセス制御部の構成を示す図。

【図5】本発明によるディスクアレイ制御装置内のSM アクセス制御部の構成を示す図。

【図6】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図。

【図7】本発明によるディスクアレイ制御装置内のキャッシュメモリ部の構成を示す図。

【図8】本発明によるディスクアレイ制御装置内の共有 メモリ部の構成を示す図。

【図9】キャッシュメモリ部へのデータの書き込み時の 手順を示す図。

【図10】共有メモリ部へのデータの書き込み時の手順 を示す図。

【図11】二重化した2つのキャッシュメモリ部へデータを二重に書き込む時の手順を示す図。

【図12】1つのキャッシュメモリ部から別のキャッシュメモリ部へデータをコピーする時の手順を示す図。

【図13】二重化した2つの共有メモリ部へデータを二 重に書き込む時の手順を示す図。

【図14】本発明によるディスクアレイ制御装置内の実装の構成を示す図。

【図15】本発明によるディスクアレイ制御装置内の他の構成を示す図。

【図16】本発明によるディスクアレイ制御装置内の他の構成を示す図。

【図17】本発明によるディスクアレイ制御装置の構成を示す図。


【符号の説明】

1…ディスクアレイ制御装置、11…チャネルIF部、12…ディスクIF部、13…セレクタ部、14…キャッシュメモリ部、15…共有メモリ部、20…磁気ディ


スク装置、50 ···ホストコンピュータ、101 ···マイクロプロセッサ、102 ···ホスト I F、103 ···ドライブ I F、104 ··· C M アクセス制御部、105 ··· S M アクセス制御部、106 ··· 内部パス、107 ··· C M コントローラ、108 ··· S M コントローラ、109 ··· メモリモジュール、135 ··· アクセスパス0、136 ··· アクセスパス1、137 ··· アクセスパス2。

【図1】

図1




[図3]



【図2】

図2



【図4】

図4

211:
新傳線1
(ホストドラナは
ドライドへ)

303:バケット
バッファ

303:バケット
バッファ

303:バケット
バッファ

301:
バスドアクセス
がファ

104:CMアクセス
が決定

301:
バスドアクセス
が大力を表送制物部

104:CMアクセス
が決定


105:
アクセスパス0
(セレクタ都へ)

-

【図5】

【図6】


25 221:創御線5 (マイクロ プロセッサへ) 220.データ校 エラー チェック 部 303:パケット パッファ 303ノくケット ノくッファ 302:セレクタ 300-▶ 300 310:データ 転送制御部 368: アーピタ 301: パスIF 105:SMアクセス 制御部____ 222:制御線6 (SMコントローラへ)





【図7】

图7

アクセスパス2








【図12】

図12




5

【図13】

【図15】


図13

図15



【図16】

図17



フロントページの続き

(72)発明者 藤林 昭 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 金井 宏樹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 箕輪 信幸

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Fターム(参考) 5B065 BA01 CA12 CA30 CE11 CH01

1

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成15年7月4日(2003.7.4)

【公開番号】特開2000-99281 (P2000-99281A)

【公開日】平成12年4月7日(2000.4.7)

【年通号数】公開特許公報12-993

【出願番号】特願平10-264286

【国際特許分類第7版】

G06F 3/06 305

540

[FI]

G06F 3/06 305 C

540

【手続補正書】

【提出日】平成15年3月26日(2003.3.26)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気デ ィスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記磁気ディスク装置に対し リード/ライトされるデータを一時的に格納するキャッ シュメモリ部と、前記チャネルインターフェース部及び 前記ディスクインターフェース部と前記キャッシュメモ リ部との間のデータ転送に関する制御情報を格納する共 有メモリ部とを有し、各チャネルインターフェース部 は、前記ホストコンピュータとのインターフェースと前 記キャッシュメモリ部との間のデータ転送を実行し、各 ディスクインターフェース部は、前記磁気ディスク装置 とのインターフェースと前記キャッシュメモリ部との間 のデータ転送を実行するディスクアレイ制御装置におい て、前記複数のチャネルインターフェース部及び前記複 数のディスクインターフェース部と前記キャッシュメモ リ部との間の接続形式が、前記複数のチャネルインター フェース部及び前記複数のディスクインターフェース部 と前記共有メモリ部との間の接続形式と異なることを特 徴とするディスクアレイ制御装置。

【請求項2】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介<u>さずに</u>接続されていること

を特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項3】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれは1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項4】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項5】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項6】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項7】ホストコンピュータとのインターフェース を有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディス クインターフェース部と、前記複数のチャネルインター フェース部と前記複数のディスクインターフェース部とに接続され、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、前記複数のチャネルインターフェース部とに接続され、前記チャネルインターフェース部及び前記ディスクインターフェース部及が前記ディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送で、前記複数のチャネルインターフェース部から前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記複数のチャネルインターフェース部から前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記複数のチャネルインターフェース部と前記複数のディスクインターフェース部から前記共有メモリ部に接続されるアクセスパスの本数より少ないことを特徴とするディスクアレイ制御装置。

ij

【請求項8】セレクタ部をさらに有し、前記各チャネルインターフェース部及び前記各ディスクインターフェース部と前記セレクタ部とは、それぞれアクセスパスにより1対1に接続され、前記セレクタ部と前記キャッシュメモリ部とは、アクセスパスにより接続され、前記セレクタ部を介して前記キャッシュメモリ部と接続された前記チャネルインターフェース部及び前記ディスクインターフェース部と前記セレクタ部とを接続する前記アクセスパスの本数は、前記セレクタ部と前記メモリ部を接続する前記アクセスパスの本数は、前記セレクタ部と前記メモリ部を接続する前記アクセスパスの本数より多く、前記各チャネルインターフェース部及び前記各ディスクインターフェース部と前記共有メモリ部との間はそれぞれアクセスパスにより1対1に接続されていることを特徴とする請求項7に記載のディスクアレイ制御装置。

【請求項9】ホストコンピュータとの複数のインターフ ェース部と、磁気ディスク装置との複数のインターフェ ース部と、<u>前記</u>磁気ディスク装置のデータを一時的に格 納する物理的に独立したキャッシュメモリ部と、制御情 報を格納する物理的に独立した共有メモリ部とを有し、 前記ホストコンピュータとの各インターフェース部及び 前記磁気ディスク装置との各インターフェース部は、そ れぞれマイクロプロセッサと、前記キャッシュメモリ部 へのアクセスを制御するキャッシュメモリアクセス制御 部と、前記共有メモリ部へのアクセスを制御する共有メ モリアクセス制御部とを有するディスクアレイ制御装置 において、前記各キャッシュメモリアクセス制御部と前 記キャッシュメモリ部との間は、セレクタ部を介してア クセスパスにより接続されており、<u>前記</u>各共有メモリア クセス制御部と前記共有メモリ部との間は、それぞれア クセスパスにより

1対1接続されていることを特徴とす るディスクアレイ制御装置。

【請求項10】ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、前記磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部と、制御

情報を格納する物理的に独立した共有メモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリアクセスを制御するキャッシュメモリアクセス制御部と、前記キャッシュメモリアクセス制御部とを有するディスクアレイ制御部と前記キャッシュメモリアクセス制御部と前記キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、スイッチを用いた相互結合網によって接続されており、前記各共有メモリアクセス制御部と前記共有メモリ部との間は、それぞれアクセスパスにより1対1接続されていることを特徴とするディスクアレイ制御装置。

【請求項11】<u>前記</u>各キャッシュメモリ<u>アクセス</u>制御部 と前記キャッシュメモリ部との間の<u>前記</u>アクセスパスの 帯域幅を、前記ホストコンピュータと前記ホストコンピュータとのインターフェース部との間の最大の全帯域幅 の2倍以上としたことを特徴とする請求項9または請求項10の何れかに記載のディスクアレイ制御装置。

【請求項12】前記共有メモリ部及び前記キャッシュメモリ部を複数有し、該複数の共有メモリ部及び前記複数のキャッシュメモリ部はそれぞれ二重化されていることを特徴とする請求項1乃至請求項11の何れかに記載のディスクアレイ制御装置。

【請求項13】ホストコンピュータとの複数のチャネルインターフェースと、ディスク装置との複数のディスクインターフェースと、前記チャネルインターフェースと前記ディスクインターフェースを1対1接続可能な第一のアクセスパスと、前記チャネルインターフェースと前記ディスクインターフェースを接続する第二のアクセスパスを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは前記第一のアクセスパスを介して伝送され、また、データ伝送に関する制御情報は前記第二のアクセスパスを介して伝送され、さらに、前記第一のアクセスパスの帯域幅は、前記第二のアクセスパスの帯域幅は、前記第二のアクセスパスの帯域幅は、前記第二のアクセスパスの帯域幅は、前記第二のアクセスパスの帯域幅は、

【請求項14】ホストコンピュータとの複数のチャネルインターフェースと、ディスク装置との複数のディスクインターフェースと、前記チャネルインターフェースと前記ディスクインターフェースを1対1接続可能なデータ用ネットワークと、前記チャネルインターフェースと前記ディスクインターフェースを接続する制御情報用ネットワークを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出しされるデータは前記データ用ネットワークを介して伝送され、データ伝送に関する制御情報は前記制御情報用ネットワークを介して、前記データ用ネットワークとは独立に、伝送されることを特徴とするディスクアレイ制御装置。

【請求項15】ホストコンピュータとの複数のチャネル

インターフェースと、ディスク装置との複数のディスク インターフェースを備え、前記チャンネルインターフェ ースは第一及び第二のアクセス制御部を備え、前記ディ スクインターフェースは第三及び第四のアクセス制御部 を備え、前記第一のアクセス制御部と前記第三のアクセ ス制御部は1対1接続可能であり、前記ディスク装置に 書き込まれるデータ、又は前記ディスク装置から読み出 されるデータは、前記第一のアクセス制御部及び前記第 三のアクセス制御部を介して伝送され、データ伝送に関 する制御情報は、前記第二のアクセス制御部及び前記第 四のアクセス制御部を介して伝送されることを特徴とす るディスクアレイ制御装置。

【請求項16】ホストコンピュータとの複数のチャネルインターフェースと、ディスク装置との複数のディスクインターフェースと、前記複数のチャネルインターフェースと前記複数のディスクインターフェースを接続するスイッチを備え、データ伝送に関する制御情報は、前記スイッチを介して伝送されることを特徴とするディスクアレイ制御装置。

【請求項17】ホストコンピュータとの複数のチャネルインターフェースと、ディスク装置との複数のディスクインターフェースと、前記複数のチャネルインターフェースと前記複数のディスクインターフェースを接続する第一のスイッチと、前記複数のチャネルインターフェースと前記複数のディスクインターフェースを接続する第二のスイッチを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは、前記第一のスイッチを介して伝送され、データ伝送に関する制御情報は、前記第二のスイッチを介して伝送されることを特徴とするディスクアレイ制御装置。

【請求項18】ホストコンピュータとの複数のチャネルインターフェースと、ディスク装置との複数のディスクインターフェースと、前記チャネルインターフェースと第一のアクセスパスを介して接続され、前記ディスクインターフェースと第二のアクセスパスを介して接続されたスイッチを備え、前記チャネルインターフェースは、データ伝送に関する制御情報を前記第一のパスを介して前記複数のディスクインターフェースと通信し、前記ディスクインターフェースは、データ伝送に関する制御情報を前記第二のパスを介して前記複数のチャネルインターフェースと通信することを特徴とするディスクアレイ制御装置。

【請求項19】ディスク装置に接続されたディスクアレイ制御装置であって、外部装置との第一のインターフェースと、外部装置との第二のインターフェースと、前記第一のインターフェースと前記第二のインターフェースを1対1接続可能な第一のアクセスパスと、前記第一のインターフェースと前記第二のインターフェースを接続する第二のアクセスパスを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出さ

れるデータは、前記第一のアクセスパスを介して伝送され、データ伝送に関する制御情報は、前記第二のアクセスパスを介して伝送され、前記第一のアクセスパスの帯域幅は前記第二のアクセスパスの帯域幅よりも広いことを特徴とするディスクアレイ制御装置。

【請求項20】ディスク装置に接続されたディスクアレイ制御装置であって、外部装置との第一のインターフェースと、外部装置との第二のインターフェースと、前記第一のインターフェースと前記第二のインターフェースを1対1接続可能なデータ用ネットワークと、前記第一のインターフェースと前記第二のインターフェースを接続する制御情報用ネットワークを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは、前記データ用ネットワークを介して伝送され、データ伝送に関する制御情報は前記制御情報用ネットワークを介して、前記データ用ネットワークとは独立に、伝送されることを特徴とするディスクアレイ制御装置。

【請求項21】ディスク装置に接続されたディスクアレイ制御装置であって、外部装置との第一のインターフェースと、外部装置との第二のインターフェースと、前記第一のインターフェースと前記第二のインターフェースを接続する第一のスイッチと、前記第一のインターフェースと前記第二のインターフェースを接続する第二のスイッチと、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは前記第一のスイッチを介して伝送され、データ伝送に関する制御情報は前記第二のスイッチを介して伝送されることを特徴とするディスクアレイ制御装置。

【請求項22】ディスク装置に接続されたディスクアレイ制御装置であって、外部装置との複数の第一のインターフェースと、外部装置との複数の第二のインターフェースと、前記複数の第一のインターフェースと第一のアクセスパスを介して接続され、前記複数の第二のインターフェースと第二のアクセスパスを介して接続されたスイッチを備え、前記第一のインターフェースは、データ伝送に関する制御情報を前記第一のアクセスパスを介して、前記複数の第二のインターフェースと通信し、前記第二のインターフェースは、データ伝送に関する制御情報を前記第二のアクセスパスを介して、前記複数の第一のインターフェースと通信することを特徴とするディスクアレイ制御装置。

【請求項23】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記チャネルインターフェース部と前記ディスクインターフェース部を1対1接続可能な第一のアクセスパスと、前記チャネルインターフェース部と前記ディスクインターフェース部を接続する第二のアクセスパスを備え、前記ディスク装置に書き込まれ

るデータ、又は前記ディスク装置から読み出されるデータは、前記第一のアクセスパスを介して伝送され、データ伝送に関する制御情報は、前記第二のアクセスパスを介して伝送され、前記第一のアクセスパスの帯域幅は前記第二のアクセスパスの帯域幅よりも広いことを特徴とするディスクアレイ制御装置。

【請求項24】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記チャネルインターフェース部と前記ディスクインターフェース部を1対1接続可能なデータ用ネットワークと、前記チャネルインターフェース部と前記ディスクインターフェース部を接続する制御情報用ネットワークを備え、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは、前記データ用ネットワークを介して伝送され、データ伝送に関する制御情報は前記制御情報用ネットワークを介して、前記データ用ネットワークとは独立に、伝送されることを特徴とするディスクアレイ制御装置。

【請求項25】ホストコンピュータとのインターフェー スを有する複数のチャネルインターフェース部と、ディ スク装置とのインターフェースを有する複数のディスク インターフェース部と、前記チャネルインターフェース 部と前記ディスクインターフェース部を接続する第一の スイッチと、前記チャネルインターフェース部と前記ディスクインターフェース部を接続する第二のスイッチ と、前記ディスク装置に書き込まれるデータ、又は前記ディスク装置から読み出されるデータは前記第一のスイッチを介して伝送され、データ伝送に関する制御情報は前記第二のスイッチを介して伝送されることを特徴とするディスクアレイ制御装置。

【請求項26】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記複数のチャネルインターフェース部と第一のアクセスパスを介して接続され、前記複数のディスクインターフェース部と第二のアクセスパスを介して接続されたスイッチを備え、前記チャネルインターフェース部は、データ伝送に関する制御情報を前記第一のアクセスパスを介して、前記複数のディスクインターフェース部は、データ伝送に関する制御情報を前記第一のアクセスパスを介して、前記複数のディスクインターフェース部は、データ伝送に関する制御情報を前記第二のアクセスパスを介して、前記複数のチャネルインターフェース部と通信することを特徴とするディスクアレイ制御装置。

